/ / JK Flip Flop und das Tutorial zum Master-Slave-JK Flip Flop

JK Flip Flop und das Master-Slave-JK Flip Flop Tutorial

Sequenzielle Logik

Die grundlegende S-R-NAND-Flip-Flop-Schaltung hat viele Vorteile und Anwendungen in sequentiellen Logikschaltungen, leidet jedoch an zwei grundlegenden Schaltproblemen.

  • 1. Die Bedingung Set = 0 und Reset = 0 (S = R = 0) muss immer vermieden werden
  • 2. Wenn der Änderungszustand eingestellt oder zurückgesetzt wird, während der Enable-Eingang (EN) hoch ist, wird die korrekte Verriegelungsaktion möglicherweise nicht ausgeführt

Um diese beiden grundlegenden Designprobleme mit dem SR-Flip-Flop-Design zu überwinden, muss der JK Flip Flop wurde entwickelt.

Das ist einfach JK Flip Flop ist der am weitesten verbreitete aller Flip-Flopskonstruiert und gilt als universelle Flip-Flop-Schaltung. Die beiden mit „J“ und „K“ gekennzeichneten Eingänge sind keine abgekürzten Buchstaben anderer Wörter, wie „S“ für Set und „R“ für Reset, sondern sind selbstständige Buchstaben, die ihr Erfinder Jack Kirby zur Unterscheidung Flop-Design von anderen Typen.

Der sequentielle Betrieb des JK-Flip-Flops istgenau wie beim bisherigen SR-Flip-Flop mit den gleichen Eingaben „Set“ und „Reset“. Der Unterschied ist diesmal, dass das "JK-Flipflop" keine ungültigen oder verbotenen Eingangszustände des SR-Latch hat, selbst wenn S und R beide logisch "1" sind.

Das JK-Flipflop ist grundsätzlich ein gated SR-Flipflop mit demHinzufügen einer Takteingangsschaltung, die den unzulässigen oder ungültigen Ausgangszustand verhindert, der auftreten kann, wenn beide Eingänge S und R dem logischen Pegel "1" entsprechen. Aufgrund dieses zusätzlichen getakteten Eingangs hat ein JK-Flip-Flop vier mögliche Eingangskombinationen: "Logic 1", "Logic 0", "No Change" und "Toggle". Das Symbol für ein JK-Flipflop ähnelt dem eines SR Bistabiler Verschluss wie im vorherigen Tutorial dargestellt, mit der Ausnahme, dass ein Takteingang hinzugefügt wurde.

Das grundlegende JK-Flipflop

jk Flip-Flop-Symbol

Sowohl der S- als auch der R-Eingang des vorherigen SRbistable wurden nach seinem Erfinder Jack Kilby durch zwei Eingänge ersetzt, die als J und K bezeichnet werden. Dann entspricht dies: J = S und K = R.

Die beiden UND-Gatter mit 2 Eingängen des gated SRbistable wurden nun durch zwei NAND-Gatter mit 3 Eingängen ersetzt, wobei der dritte Eingang jedes Gatters mit den Ausgängen bei Q und Q verbunden ist. Diese Kreuzkopplung des SR-Flip-Flops ermöglicht die zuvor ungültige Bedingung von S = "1" und R = "1" -Zustand, der verwendet werden soll, um eine "Toggle-Aktion" zu erzeugen, da die beiden Eingänge jetzt verriegelt sind.

Wenn die Schaltung nun "SET" ist, ist der J-Eingangdurch den Status "0" von Q durch das untere NAND-Gatter gesperrt. Wenn die Schaltung "RESET" ist, wird der K-Eingang durch den Status "0" von Q durch das obere NAND-Gatter gesperrt. Da Q und Q immer unterschiedlich sind, können wir sie zur Steuerung der Eingabe verwenden. Wenn beide Eingänge J und K gleich logisch "1" sind, wechselt das JK-Flipflop wie in der folgenden Wahrheitstabelle gezeigt.

Die Wahrheitstabelle für die JK-Funktion

gleich wie
für die
SR Latch
Eingang Ausgabe Beschreibung
J K Q Q
0 0 0 0 Erinnerung
Keine Änderung
0 0 0 1
0 1 1 0 Q »0 zurücksetzen
0 1 0 1
1 0 0 1 Setze Q »1
1 0 1 0
Umschalten
Aktion
1 1 0 1 Umschalten
1 1 1 0

Dann ist das JK-Flipflop im Grunde ein SR-FlipFlop mit Rückkopplung, wodurch nur eine der beiden Eingangsanschlüsse aktiviert werden kann, entweder SET oder RESET zu einem bestimmten Zeitpunkt aktiv ist, wodurch die zuvor in der SR-Flipflop-Schaltung festgestellte ungültige Bedingung beseitigt wird.

Auch wenn sowohl der J- als auch der K-Eingang eingeschaltet sindLogikpegel "1" zur gleichen Zeit und der Takteingang wird auf "HIGH" gesetzt, die Schaltung wechselt von ihrem SET-Zustand in einen RESET-Zustand oder umgekehrt. Dies hat zur Folge, dass das JK-Flip-Flop eher wie ein T-Toggle-Flip-Flop wirkt, wenn beide Anschlüsse "HIGH" sind.

Diese Schaltung ist zwar eine Verbesserung derGetaktetes SR-Flip-Flop leidet immer noch an Zeitproblemen, die als "race" bezeichnet werden, wenn der Ausgang Q den Zustand ändert, bevor der Zeitimpuls des Takteingangs Zeit hat, "AUS" zu gehen. Um dies zu vermeiden, muss die Taktimpulsperiode (T) so kurz wie möglich gehalten werden (hohe Frequenz). Da dies mit modernen TTL-ICs manchmal nicht möglich ist, Master-Slave-JK-Flipflop wurde entwickelt.

Master-Slave-JK-Flipflop

Das Master-Slave-Flipflop beseitigt alleTiming-Probleme durch Verwendung von zwei in Reihe geschalteten SR-Flip-Flops. Ein Flip-Flop fungiert als "Master" -Schaltkreis, der bei der Vorderflanke des Taktimpulses ausgelöst wird, während das andere als "Slave" -Schaltkreis wirkt, der bei der Abfallflanke des Taktimpulses ausgelöst wird. Dies führt dazu, dass die zwei Abschnitte, der Master-Abschnitt und der Slave-Abschnitt, während entgegengesetzter Halbzyklen des Taktsignals aktiviert werden.

Der TTL 74LS73 ist ein Dual-JK-Flipflop-IC, derenthält zwei einzelne bistabile JK-Typen innerhalb eines einzigen Chips, mit denen Single- oder Master-Slave-Flipflops hergestellt werden können. Weitere JK-Flip-Flop-ICs sind das 74LS107-Dual-JK-Flipflop mit Clear, das 74LS109-Dual-Flanken-getriggerte JK-Flipflop und das 74LS112-Dual-Flanken-getriggerte Flip-Flop mit voreingestellten und klaren Eingängen.

Dual-JK-Flipflop 74LS73

74ls73 Dual-JK-Flipflop

Andere beliebte JK-Flipflop-ICs

Gerätenummer Unterfamilie Gerätebeschreibung
74LS73 LS TTL Zwei JK-Flip-Flops mit Clear
74LS76 LS TTL Dual-JK-Flip-Flops mit Preset und Clear
74LS107 LS TTL Zwei JK-Flip-Flops mit Clear
4027B Standard-CMOS Dual-JK-Flip-Flop

Der Master-Slave-JK-Flipflop

Das Master-Slave-Flipflop ist grundsätzlich mit zwei gated SR-Flipflops verbundenzusammen in einer Reihenschaltung, wobei der Slave einen invertierten Takt hat. Die Ausgänge von Q und Q vom Flip-Flop „Slave“ werden an die Eingänge des „Masters“ zurückgespeist, wobei die Ausgänge des Flip-Flops „Master“ an die beiden Eingänge des Flip-Flops „Slave“ angeschlossen werden. Diese Rückkopplungskonfiguration vom Slave-Ausgang zum Master-Eingang gibt die charakteristische Umschaltung des JK-Flip-Flops wie unten gezeigt an.

Der Master-Slave-Flipflop von JK

Master-Slave-Jk-Flipflop

Die Eingangssignale J und K sind mit dem verbunden"Master" SR-Flip-Flop, das den Eingangszustand "sperrt", während der Takteingang (Clk) auf logischem Pegel "1" "HIGH" ist. Da der Takteingang des "Slave" -Flipflops das Inverse (Komplement) des "Master" -Takteingangs ist, wechselt das SR-Flipflop "Slave" nicht. Die Ausgänge des "Master" -Flipflops werden vom geschalteten "Slave" -Flipflop nur "gesehen", wenn der Takteingang "LOW" auf den logischen Pegel "0" geht.

Wenn die Uhr auf "LOW" steht, werden die Ausgänge vomDas "Master" -Flipflop wird zwischengespeichert und alle weiteren Änderungen an den Eingängen werden ignoriert. Das gated "Slave" -Flipflop reagiert jetzt auf den Zustand der Eingänge, die vom "Master" -Bereich übergeben werden.

Dann auf den "Low-to-High" -Übergang der UhrDie Eingänge des "Master" -Flipflops werden zu den Gate-Eingängen des "Slave" -Flipflops durchgekoppelt, und am "High-to-Low" -Übergang werden dieselben Eingänge am Ausgang des "Slave" reflektiert Art der Flip-Flop-Flanke oder impulsgesteuert.

Dann akzeptiert die Schaltung Eingangsdaten, wenn das Taktsignal "HIGH" ist, und leitet die Daten an der abfallenden Flanke des Taktsignals an den Ausgang weiter. Mit anderen Worten, die Master-Slave-JK-Flipflop ist ein "synchrones" Gerät, da nur Daten mit dem Takt des Taktsignals übertragen werden.

Im nächsten Tutorial ungefähr Sequenzielle LogikschaltungenWir werden uns anschauen Multivibratoren die als Wellenformgeneratoren verwendet werden, um die Taktsignale zu erzeugen, um sequentielle Schaltungen zu schalten.

Kommentare (0)
Einen Kommentar hinzufügen